Amb l'aparició de la tecnologia d'embalatge 3D, el terme "més que Moore" ha sorgit per reflectir que la taxa de creixement de la densitat del circuit d'àrea supera la velocitat d'escala d'IC tradicional relacionada amb la llei de Moore. A la conferència d'automatització del disseny celebrada a Las Vegas aquest any, nombroses exposicions de proveïdors van mostrar tecnologies d'embalatge úniques. Tanmateix, la tecnologia d'envasament avançada també requereix els processos metodològics corresponents, inclosos tots els aspectes del disseny, la implementació i l'anàlisi (escalfament elèctric). Vaig tenir l'oportunitat de parlar amb John Park, director d'empaquetament de circuits integrats i gestió de productes de solucions multiplataforma a Cadence, els requisits del procés d'aquestes solucions d'embalatge.
Classificació: SoC, SiP i Chiplet
La tecnologia Multi Chip Module (MCM) ha existit durant dècades i s'ha aplicat en aplicacions molt específiques d'informàtica, comunicació i aeroespacial d'alt rendiment. Els recursos d'enginyeria per desenvolupar implementacions físiques són considerables, i la inversió en anàlisi elèctrica dels sistemes d'envasament de xips també és considerable
També va dir: "Hi va haver dues tendències que van seguir. L'expansió de la tecnologia de silici de la Llei de Moore va introduir l'arquitectura System on Chip (SoC), integrant IP de múltiples fonts. Al mateix temps, el recompte d'E/S de senyal i potència d'aquests mòduls també La introducció de la tecnologia d'embalatge 2.5D, que utilitza interconnexions en interpoladors (o substrats), va permetre que aquests mòduls de recompte de pins s'integrissin en un paquet complet de nivell de sistema (SiP), augmentant les oportunitats per a SiP.". La tecnologia d'embalatge 3D que utilitza motlles apilats verticalment fa poc que s'ha llançat, la qual cosa imposa requisits especials al procés EDA, des d'un accés limitat als pins de prova fins a diferents requisits de modelatge tèrmic.